一、HBM技術持續(xù)迭代

HBM突破“內(nèi)存墻”，實現(xiàn)高帶寬高容量，成為AI芯片最強輔助。今年年初，SK海力士已開始招聘CPU和GPU等邏輯芯片設計人員，希望將高帶寬內(nèi)存HBM4直接堆疊在處理器上。

KAIST電氣與電子系教授KimJung-ho表示這種存儲器與處理器的直接堆疊會對散熱帶來挑戰(zhàn)，如果散熱問題能夠比目前晚兩到三代得到解決，HBM和GPU將能夠在沒有中介層的情況下進行堆疊。

方正證券認為，從結構上看，這一方案的核心變化就在于去掉目前CoWoS-S結構中的硅interposer（中介層），由目前的GPU/CPU/ASIC處理器與HBM在xy軸放置的這種2.5D結構，向二者在z軸直接堆疊的3D結構升級。

二、機構稱混合鍵合、TSV、散熱等細分領域需求將提升

隨著封裝集成度進一步提升，HPC領域算力芯片由目前主流的2.5D封裝形式向3D升級是目前臺積電、SK海力士、三星等龍頭半導體廠商積極布局的方向。方正證券認為，在節(jié)省中介層成本的情況下，對混合鍵合、TSV、散熱等環(huán)節(jié)帶來更高要求，從而有望驅(qū)動相關環(huán)節(jié)供應鏈升級。具體來看：

1）混合鍵合hybrid-bonding設備用量提升：先進封裝升級的一項核心指標就是凸顯尺寸/間距的不斷縮小，目前的倒裝技術回流焊技術最小可實現(xiàn)40-50μm左右的凸點間距，當凸點間距進一步縮小到20μm時，目前部分龍頭廠商采用TCB熱壓鍵合設備解決應力與熱循環(huán)方面的問題，當凸點間距達到10μm甚至無凸點（bumpless）的情況下，則需要用到混合鍵合設備。

2）TSV工藝難度和工序提升：硅通孔技術（TSV）是通過在芯片和芯片之間、晶圓和晶圓之間制作垂直導通，實現(xiàn)芯片之間互連的技術，通過垂直互聯(lián)減小互聯(lián)長度、信號延遲，降低電容、電感，實現(xiàn)芯片間的低功耗、高速通訊。在集成度提升的過程中，TSV的密度、孔徑的深寬比會進一步提高，從而帶來TSV制造工藝難度和工序數(shù)的提升。電鍍填孔環(huán)節(jié)是TSV制造中難度較大的環(huán)節(jié)，TSV填充效果直接關系到后續(xù)器件的電學性能和可靠性，因此我們認為對相關的電鍍設備、電鍍液材料都會帶來更多的挑戰(zhàn)和機遇。

3）散熱需求提升：高性能算力芯片、高帶寬內(nèi)存的堆疊可能需要更復雜的方式解決散熱問題，由于新技術、新產(chǎn)品目前還沒有明確方案細則，但是從邏輯上推演我們認為芯片層間材料EMC（特種環(huán)氧樹脂），以及芯片間（液冷/浸潤）整體電源管理方案（PMIC）具有潛在升級空間。

三、相關上市公司：新益昌、深科技、華海誠科

新益昌：公司全自動平面焊線機適用于半導體、LED等器件的引線鍵合。

深科技：公司控股子公司沛頓存儲的封裝技術包括wBGA/FBGA等，具備先進封裝FlipChip/TSV技術（DDR4 封裝）能力。

華海誠科：公司的顆粒狀環(huán)氧塑封料（GMC)可以用于HBM的封裝。相關產(chǎn)品已通過客戶驗證，現(xiàn)處于送樣。